本申請涉及半導體，特別涉及一種半導體器件結(jié)構(gòu)及其制備方法。
背景技術(shù)：
1、為提升半導體器件結(jié)構(gòu)的隔離性能和耐高壓性能等，現(xiàn)有工藝趨向于在器件的前端制程（front?end?of?line，feol）中引入深溝槽隔離結(jié)構(gòu)（deep?trench?isolation，dti）的制備工序，通過前端制程中的溝槽刻蝕工藝和溝槽填充工藝形成dti，但該過程的高熱制程易造成器件結(jié)構(gòu)缺陷且工藝步驟繁瑣。
技術(shù)實現(xiàn)思路
1、為解決上述技術(shù)問題，本申請于一方面公開了一種半導體器件結(jié)構(gòu)的制備方法，其包括：
2、提供半導體結(jié)構(gòu)，所述半導體結(jié)構(gòu)包括器件基底和位于器件基底上的金屬互連層，所述器件基底中具有半導體器件的功能元件；
3、于所述半導體結(jié)構(gòu)中形成深溝槽，所述深溝槽貫穿所述金屬互連層后伸入所述器件基底；
4、淀積隔離材料，以形成層疊于所述金屬互連層上并填充所述深溝槽的隔離材料層，所述隔離材料層中填充所述深溝槽的區(qū)域形成深溝槽隔離結(jié)構(gòu)，所述隔離材料層中層疊于所述金屬互連層的區(qū)域形成鈍化開口層。
5、可能的實施方式中，所述器件基底包括襯底層、層疊于所述襯底層的外延層和位于所述外延層上的柵極結(jié)構(gòu)，所述金屬互連層與所述柵極結(jié)構(gòu)電性連接；
6、所述外延層中形成有淺溝槽隔離結(jié)構(gòu)，所述深溝槽依次貫穿所述金屬互連層、所述淺溝槽隔離結(jié)構(gòu)、所述外延層后伸入所述襯底層。
7、可能的實施方式中，所述基底包括縱跨所述外延層和所述襯底層的摻雜埋層，所述深溝槽隔離結(jié)構(gòu)和所述摻雜埋層相接，以用于隔離相鄰器件模塊。
8、可能的實施方式中，所述淀積隔離材料，以形成層疊于所述金屬互連層上并填充所述深溝槽的隔離材料層包括：
9、淀積所述隔離材料以填充所述深溝槽并覆蓋所述金屬互連層，形成初始隔離材料層；
10、對所述初始隔離材料層進行平坦化處理，形成所述隔離材料層。
11、可能的實施方式中，所述深溝槽隔離結(jié)構(gòu)中具有氣隙，所述氣隙縱跨所述金屬互連層和所述器件基底。
12、可能的實施方式中，所述隔離材料層是通過高密度等離子體沉積工藝淀積的。
13、可能的實施方式中，在于所述半導體結(jié)構(gòu)中形成深溝槽之前，所述方法還包括：
14、于所述金屬互連層上形成蝕刻保護層，所述深溝槽貫穿所述蝕刻保護層。
15、可能的實施方式中，所述淀積隔離材料，以形成層疊于所述金屬互連層上并填充所述深溝槽的隔離材料層之后，所述方法還包括：
16、于所述隔離材料層的鈍化開口層中形成開口，所述開口暴露所述金屬互連層的焊盤結(jié)構(gòu)。
17、可能的實施方式中，所述焊盤結(jié)構(gòu)位于所述金屬互連層的頂層金屬層中，所述鈍化開口層層疊于所述頂層金屬層上。
18、可能的實施方式中，所述金屬互連層包括頂層金屬層，以及位于所述頂層金屬層上的電阻性通孔層和所述焊盤結(jié)構(gòu)，所述焊盤結(jié)構(gòu)縱向貫穿所述電阻性通孔層并與所述頂層金屬層電性連接；
19、所述鈍化開口層層疊于所述電阻性通孔層上。
20、本申請于另一方面還公開了一種半導體器件結(jié)構(gòu)，包括：
21、半導體結(jié)構(gòu)，包括器件基底和位于器件基底上的金屬互連層，所述器件基底中具有半導體器件的功能元件；
22、深溝槽，位于所述半導體結(jié)構(gòu)中，所述深溝槽貫穿所述金屬互連層后伸入所述器件基底；
23、隔離材料層，層疊于所述金屬互連層上并填充所述深溝槽，所述隔離材料層中填充所述深溝槽的區(qū)域形成深溝槽隔離結(jié)構(gòu)，所述隔離材料層中層疊于所述金屬互連層的區(qū)域形成鈍化開口層。
24、可能的實施方式中，所述器件基底包括襯底層、層疊于所述襯底層的外延層和位于所述外延層上的柵極結(jié)構(gòu)，所述金屬互連層與所述柵極結(jié)構(gòu)電性連接；
25、所述外延層中形成有淺溝槽隔離結(jié)構(gòu)，所述深溝槽依次貫穿所述金屬互連層、所述淺溝槽隔離結(jié)構(gòu)、所述外延層后伸入所述襯底層。
26、可能的實施方式中，所述基底包括縱跨所述外延層和所述襯底層的摻雜埋層，所述深溝槽隔離結(jié)構(gòu)和所述摻雜埋層相接，以用于隔離相鄰器件模塊。
27、可能的實施方式中，所述深溝槽隔離結(jié)構(gòu)中具有氣隙，所述氣隙縱跨所述金屬互連層和所述器件基底。
28、可能的實施方式中，所述隔離材料層是通過高密度等離子體沉積工藝淀積的。
29、可能的實施方式中，所述半導體器件結(jié)構(gòu)還包括位于所述金屬互連層上方的蝕刻保護層，所述深溝槽貫穿所述蝕刻保護層。
30、可能的實施方式中，所述隔離材料層的鈍化開口層中形成有開口，所述開口暴露所述金屬互連層的焊盤結(jié)構(gòu)。
31、可能的實施方式中，所述焊盤結(jié)構(gòu)位于所述金屬互連層的頂層金屬層中，所述鈍化開口層層疊于所述頂層金屬層上。
32、可能的實施方式中，所述金屬互連層包括頂層金屬層，以及位于所述頂層金屬層上的電阻性通孔層和所述焊盤結(jié)構(gòu)，所述焊盤結(jié)構(gòu)縱向貫穿所述電阻性通孔層并與所述頂層金屬層電性連接；
33、所述鈍化開口層層疊于所述電阻性通孔層上。
34、本申請于另一方面還公開了一種集成電路，所述集成電路包括上述的半導體器件結(jié)構(gòu)。
35、本申請于另一方面還公開了一種電子裝置，其包括上述的半導體器件結(jié)構(gòu)。
36、基于上述技術(shù)方案，本申請具有以下有益效果：
37、本申請的技術(shù)方案在完成金屬互連層的制備工序之后進行深溝槽刻蝕，從而將dti工序集成至bcd器件等的后端制程（back?end?of?line，beol）中，且采用能夠用作于鈍化開口層的隔離材料進行深溝槽填充，降低dti工序的熱需求，從而降低dti集成導致的器件損傷風險，且dti的形成與鈍化開口層的形成整合，簡化dti集成的工藝步驟，降低制備成本。
1.一種半導體器件結(jié)構(gòu)的制備方法，其特征在于，包括：
2.根據(jù)權(quán)利要求1所述的制備方法，其特征在于，所述器件基底包括襯底層、層疊于所述襯底層的外延層和位于所述外延層上的柵極結(jié)構(gòu)，所述金屬互連層與所述柵極結(jié)構(gòu)電性連接；
3.根據(jù)權(quán)利要求2所述的制備方法，其特征在于，所述基底包括縱跨所述外延層和所述襯底層的摻雜埋層，所述深溝槽隔離結(jié)構(gòu)和所述摻雜埋層相接，以用于隔離相鄰器件模塊。
4.根據(jù)權(quán)利要求1所述的制備方法，其特征在于，所述淀積隔離材料，以形成層疊于所述金屬互連層上并填充所述深溝槽的隔離材料層包括：
5.根據(jù)權(quán)利要求1所述的制備方法，其特征在于，所述深溝槽隔離結(jié)構(gòu)中具有氣隙，所述氣隙縱跨所述金屬互連層和所述器件基底。
6.根據(jù)權(quán)利要求1所述的制備方法，其特征在于，所述隔離材料層是通過高密度等離子體沉積工藝淀積的。
7.根據(jù)權(quán)利要求1所述的制備方法，其特征在于，在于所述半導體結(jié)構(gòu)中形成深溝槽之前，所述方法還包括：
8.根據(jù)權(quán)利要求1-7中任一項所述的制備方法，其特征在于，所述淀積隔離材料，以形成層疊于所述金屬互連層上并填充所述深溝槽的隔離材料層之后，所述方法還包括：
9.根據(jù)權(quán)利要求8所述的制備方法，其特征在于，所述焊盤結(jié)構(gòu)位于所述金屬互連層的頂層金屬層中，所述鈍化開口層層疊于所述頂層金屬層上。
10.根據(jù)權(quán)利要求8所述的制備方法，其特征在于，所述金屬互連層包括頂層金屬層，以及位于所述頂層金屬層上的電阻性通孔層和所述焊盤結(jié)構(gòu)，所述焊盤結(jié)構(gòu)縱向貫穿所述電阻性通孔層并與所述頂層金屬層電性連接；
11.一種半導體器件結(jié)構(gòu)，其特征在于，包括：